Pat

J-GLOBAL ID：200903052211415865

電源電圧低下検出回路

Inventor： 神保 桂司
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991196743
Publication number (International publication number)：1993040135
Application date： Aug. 06, 1991
Publication date： Feb. 19, 1993
Summary：

【要約】【目的】 間欠動作によって電源電圧の低下を検出する電源電圧低下検出回路の間欠動作時における安定動作を可能とする。【構成】 電源電圧低下検出回路の非動作時において、演算増幅回路に入力される抵抗分割された電源電圧の電位を電源電位と等しくすることにより、演算増幅回路の入力電圧は電源電圧の電位から、抵抗分割によって設定される電位へ低下するため、常に電圧低下時の検出レベルにて検出動作できることから、電源電圧がいかなる状態でも間欠動作は安定し、確実な電源電圧の低下検出が可能となる。

Claim (excerpt)：

第一の電源を基準とし、同一極性方向に第二の電源、第三の電源を設け、第二の電源電位を演算増幅回路の第一の入力端子と接続し、第一の電源と第一の電界効果型トランジスタのソースを接続し、第一の電界効果型トランジスタのドレインと第三の電源との間に第一の抵抗、第二の抵抗、第三の抵抗を直列にして接続し、第一の電界効果型トランジスタのドレインと第一の抵抗との接続点を前記第一の電界効果型トランジスタと同一導電型の第二の電界効果型トランジスタのソースに接続し、第一の抵抗と第二の抵抗との接続点を前記第二の電界効果型トランジスタのドレインに接続し、第二の抵抗と第三の抵抗との接続点を演算増幅回路の第二の入力端子に接続し、演算増幅回路の出力を第二の電界効果型トランジスタのゲートに接続し、第一の電界効果型トランジスタのゲートに間欠動作制御信号源を接続し、第一の電界効果型トランジスタは間欠動作時に導通することを特徴とする電源電圧低下検出回路。

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭59-154383
  
• 特開昭59-154383