Pat

J-GLOBAL ID：200903052239391902

半導体装置およびその製造方法

Inventor： 長谷川 利昭 ,  田口 充 ,  宮田 幸児 ,  池田 浩一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1999133533
Publication number (International publication number)：2000323479
Application date： May. 14, 1999
Publication date： Nov. 24, 2000
Summary：

【要約】【課題】 配線溝の内部にバリアメタル層を介して形成した銅配線の上面に窒化膜を単に被覆した構成では、バリアメタル層と窒化膜との界面より層間絶縁膜方向に移動しようとする銅配線中の銅の移動を阻止し、リーク電流を発生および隣接する銅配線との短絡を防止する。【解決手段】 層間絶縁膜21に形成した凹部(配線溝)22の内部に配線24を形成した半導体装置において、配線24の下部側より当該配線24を被覆する第1のバリア層23と、配線24の上部側より当該配線24を被覆する第2のバリア層25とを備え、第1のバリア層23と第2のバリア層25とが重なりあって配線24が被覆されているものである。

Claim (excerpt)：

層間絶縁膜に形成した凹部の内部に配線を備えた半導体装置において、前記配線の下部側より当該配線を被覆する第1のバリア層と、前記配線の上部側より当該配線を被覆する第2のバリア層とを備え、前記第1のバリア層と前記第2のバリア層とが重なりあって前記配線が被覆されていることを特徴とする半導体装置。

IPC (2)：

H01L 21/3205 ,  H01L 21/768

FI (2)：

H01L 21/88 M ,  H01L 21/90 C

F-Term (44)：

5F033HH11 ,  5F033HH12 ,  5F033HH21 ,  5F033HH22 ,  5F033HH32 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ21 ,  5F033JJ22 ,  5F033JJ32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM05 ,  5F033MM11 ,  5F033MM12 ,  5F033MM13 ,  5F033MM15 ,  5F033NN06 ,  5F033NN07 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ14 ,  5F033QQ19 ,  5F033QQ48 ,  5F033QQ94 ,  5F033QQ98 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR09 ,  5F033RR11 ,  5F033RR21 ,  5F033RR24 ,  5F033RR25 ,  5F033SS01 ,  5F033SS02 ,  5F033SS08 ,  5F033SS11 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033XX12 ,  5F033XX28