Pat

J-GLOBAL ID：200903052275372485

層間接続を有する多層マイクロストリップ・アセンブリ

Inventor： ブライアン ジェイ. コックス ,  ラッセル ダブリュー. ジョンソン ,  パトリック ウェストフェルツ ジュニア
Applicant, Patent owner： ボ-ル コ-ポレイション
Agent (1)： 沼形 義彰 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993268649
Publication number (International publication number)：1994260813
Application date： Oct. 27, 1993
Publication date： Sep. 16, 1994
Summary：

【要約】 (修正有)【目的】異なる2つの層の類似する表面間で、信号を送受、交換するための手段を有する。【構成】各々が上面と底面とを有する複数の層10、12と、第1層10の第1上面14上に形成された第1上面回路26と、第1層10の第1底面16に形成された第1底面回路28と、第1上面回路26を第1底面回路28に電気的に接続する接続手段30、32と、第2層12の第2上面20に形成された第2上面回路38と、前記両層を一体に保持する結合手段42とを含み、第1底面回路28が第2上面回路38と、両者間の電気的接続を形成するのに十分なだけ近接して重なり、以て、第1層10の第1上面回路26及び第2層12の第2上面回路38間の信号の交換が行われる。

Claim (excerpt)：

2つの層の類似面間で電気信号を交換するための多層マイクロストリップ・アセンブリにおいて、第1の上面と、この第1の上面から離れた第1の底面と、を有する第1の層と、前記第1の上面に配設された第1の上面回路と、前記第1の底面に配設された第1の底面回路と、前記第1の上面回路と前記第1の底面回路とを接続する第1の相互接続回路と、を含む第1の回路と、第2の上面と、この第2の上面から離れた第2の底面とを有し、前記第2の上面が前記第1の底面と対面するように配置された第2の層と、前記第2の上面に配設された第2の上面回路を含む第2の回路と、少なくとも、前記第1の上面回路及び前記第2の上面回路の下方に位置する接地面と、から成り、前記第1の上面回路と前記第1の底面回路は、前記第1の上面回路が前記第1の底面回路から横方向にずれ、両者間に前記接地面に対する重なりを実質的になくす位置に配置されており、前記第1の底面回路と前記第2の上面回路は、前記第1の底面回路が前記接地面に対して前記第2の上面回路と重なって重なり領域を形成し、前記第1の底面回路と前記第2の上面回路とを電気的に接続することにより、前記第1の上面回路と前記第2の上面回路とを電気的に接続する位置に配置され、前記第1の上面回路と前記第2の上面回路は、両者間に前記接地面に対する重なりを実質的になくす位置に配置され、前記第1の上面回路と前記接地面との間、及び、前記第2の上面回路と前記接地面との間には、実質的に誘電体のみが介在する、ことを特徴とする多層マイクロストリップ・アセンブリ。

IPC (3)：

H01P 3/08 ,  H01P 5/02 ,  H01P 11/00

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭56-128001
  
• 特開平4-207701
  
• 特開昭58-123202
  
• 特開平3-237802