Pat

J-GLOBAL ID：200903052287234975

不揮発性ランダムアクセスメモリ及びその製造方法

Inventor： 大西 茂夫 ,  石原 数也
Applicant, Patent owner： シャープ株式会社
Agent (1)： 野河 信太郎
Gazette classification：公開公報
Application number (International application number)：1995138262
Publication number (International publication number)：1996335673
Application date： Jun. 05, 1995
Publication date： Dec. 17, 1996
Summary：

【要約】【構成】 半導体基板1上に形成されたゲート絶縁膜2、ゲート電極3及び一対の拡散層4を有するMOSトランジスタと、MOSトランジスタの一方の拡散層4に接続された下部電極7、下部電極7上にのみ形成された強誘電体膜8及び上部電極11を有する強誘電体キャパシタとからなり、少なくとも下部電極7及び強誘電体膜8の側壁が拡散防止膜9とSiO2 膜10との積層膜で被覆され、強誘電体膜8上面で強誘電体膜8と上部電極11とが接しており、MOSトランジスタの他方の拡散層4にビット線13が接続され、ゲート電極3がワード線に接続され、前記強誘電体キャパシタの上部電極11がドライブ線として構成される不揮発性ランダムアクセスメモリ。【効果】 強誘電体膜8が直接SiO2 膜10等の層間絶縁膜と接触することなく、強誘電体膜8の劣化・剥離等を防止でき、信頼性の高いキャパシタを得、ひいては、FRAM自体を信頼性を向上することができる。

Claim (excerpt)：

半導体基板上に形成されたゲート絶縁膜、ゲート電極及び一対の拡散層を有するMOSトランジスタと、前記MOSトランジスタの一方の拡散層に接続された下部電極、該下部電極上にのみ形成されたキャパシタ強誘電体膜及び上部電極を有する強誘電体キャパシタとからなり、少なくとも前記下部電極及びキャパシタ強誘電体膜の側壁が拡散防止膜と絶縁性薄膜との積層膜で被覆され、前記キャパシタ強誘電体膜上面で該キャパシタ強誘電体膜と前記上部電極とが接しており、前記MOSトランジスタの他方の拡散層にビット線が接続され、前記ゲート電極がワード線に接続され、前記強誘電体キャパシタの上部電極がドライブ線として構成されてなることを特徴とする不揮発性ランダムアクセスメモリ。

IPC (8)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4)：

H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (2)

• 半導体記憶装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平5-283047   Applicant：株式会社日立製作所
• マイクロ電子構造体とその製造法
  Gazette classification：公開公報   Application number：特願平7-196834   Applicant：テキサスインスツルメンツインコーポレイテツド, カリフォルニアインスティチュートオブテクノロジー