Pat
J-GLOBAL ID：200903052296307497

半導体装置およびその製造方法

Inventor：
三原 一郎

About 三原 一郎


Applicant, Patent owner：
カシオ計算機株式会社

About カシオ計算機株式会社


Agent (1)： 花輪 義男
Gazette classification：公開公報
Application number (International application number)：2002232737
Publication number (International publication number)：2004072032
Application date： Aug. 09, 2002
Publication date： Mar. 04, 2004
Summary：
【課題】例えばBGAと呼ばれる半導体装置の製造に際し、半導体チップと半田ボールとをボンディング工程を経ることなく導電接続する。【解決手段】複数の半導体装置に対応するサイズのベース板20上の接着層21上に、シリコン基板(半導体チップ)24上に再配線30を設けてなる複数の半導体構成体22を接着する。次に、半導体構成体22上およびその周囲における接着層21上に封止膜31を形成する。次に、上層再配線34、絶縁膜35、半田ボール37などを形成する。次に、互いに隣接する半導体構成体22間において切断すると、半田ボール37を備えた半導体装置が複数個得られる。【選択図】 図10
Claim (excerpt)：
半導体基板上に、それぞれが、パッド部を有する複数の再配線を設けてなる半導体構成体と、前記各パッド部を除いて前記再配線を含む前記半導体構成体の上面全体および前記半導体構成体の周側面より外側の延出部に設けられた絶縁膜と、該絶縁膜上に、前記再配線のパッド部に接続されて設けられ且つ接続パッド部を有する少なくとも一層の上層再配線とを備え、前記上層再配線の中、最上層の上層再配線の少なくとも一部は、前記接続パッド部が、前記半導体構成体の周側面より外側の前記絶縁膜の延出部上に配置されていることを特徴とする半導体装置。
IPC (1)：
H01L23/12
FI (2)：
H01L23/12 501P ,  H01L23/12 501Z
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM