Pat
J-GLOBAL ID:200903052352742576
半導体装置及びその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
佐々木 聖孝
Gazette classification:公開公報
Application number (International application number):1997143529
Publication number (International publication number):1998321716
Application date: May. 16, 1997
Publication date: Dec. 04, 1998
Summary:
【要約】【課題】SOI基板にトレンチ分離を適用した時、素子形成領域に閉じ込められた金属汚染物がゲート耐圧等の素子特性を劣化させることを防止する。【解決手段】トレンチ5の側壁にポリシリコン12を形成し、このポリシリコン12に素子形成領域内の金属汚染物をゲッタリングさせる。
Claim (excerpt):
半導体基板と、素子分離領域における前記半導体基板の表面領域に設けられた溝と、前記溝の側面に設けられた多結晶シリコン層と、前記溝の内部に前記多結晶シリコン層を介して埋め込み形成された絶縁層と、を備えた半導体装置。
IPC (2):
FI (3):
H01L 21/76 D
, H01L 27/12 B
, H01L 27/12 F
Patent cited by the Patent:
Cited by examiner (3)
-
溝分離半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平5-253450
Applicant:日本電装株式会社
-
ゲッタリング方法およびそれを用いた半導体集積回路装置
Gazette classification:公開公報
Application number:特願平6-040041
Applicant:株式会社日立製作所
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平7-328461
Applicant:富士電機株式会社
Return to Previous Page