Pat

J-GLOBAL ID：200903052356153354

疑似乱数生成装置またはそれを用いた暗号復号処理装置

Inventor： 渡辺 大 ,  古屋 聡一 ,  宝木 和夫
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 作田 康夫
Gazette classification：公開公報
Application number (International application number)：2001274433
Publication number (International publication number)：2003037482
Application date： Sep. 11, 2001
Publication date： Feb. 07, 2003
Summary：

【要約】【課題】ソフトウェアによる高速実行可能であり、かつ、ハードウェアでの現実的な実装が可能な疑似乱数を生成する装置を提供する。【解決手段】疑似乱数生成装置が備えるバッファとステートのうち、ステートについて、(i)データ処理の単位長をnとしたとき、ステートの大きさが3×nビットであり、バッファ容量が32×nビットであり、(ii)クロック制御により、時刻tから時刻t+1へのステートの状態変更を行うためのステート変換部(ステート変換関数)が、(nビット入力、nビット出力)の非線形関数Fを2回、または異なる二つの非線形関数F,Gを一回ずつ使う、という構成を提供する。ステート変換部は、暗号学的安全性と実装について十分に評価されたブロック暗号の段関数などの非線形関数の採用が可能な構成を備える。

Claim (excerpt)：

ステート記憶部と、バッファと、前記バッファの記憶内容と前記ステート記憶部の記憶内容とを用いた変換を行い変換結果を出力するステート変換部と、前記バッファの記憶内容と前記ステート記憶部の記憶内容とを用いた変換を行い変換結果を出力するバッファ変換部と、クロックに応じて、前記ステート変換部出力を用いて前記ステート記憶部の内部状態を更新するステート記憶制御部と、前記クロックに応じて、前記バッファ変換部出力を用いて前記バッファの内部状態を更新するバッファ制御部と、を備える疑似乱数生成装置であって、前記ステート記憶部は3ブロック(ただし1ブロックはnビットからなる)の容量を備え、前記バッファは複数ブロックの容量を備え、前記ステート変換部は、前記バッファの記憶内容と前記ステート記憶部の記憶内容とを入力として用いる非線形変換部と、前記変換結果のうち1ブロックデータを部分乱数列として出力する出力部と、を備えることを特徴とする疑似乱数生成装置。

IPC (4)：

H03K 3/84 ,  G06F 7/58 ,  G09C 1/00 650 ,  H04L 9/22

FI (4)：

H03K 3/84 ,  G06F 7/58 B ,  G09C 1/00 650 B ,  H04L 9/00 655

F-Term (5)：

5J049AA36 ,  5J049CA07 ,  5J104FA05 ,  5J104JA04 ,  5J104NA02