Pat

J-GLOBAL ID：200903052361015920

半導体記憶装置の電荷蓄積部の誘電体薄膜の製造方法

Inventor： 山内 智 ,  吉丸 正樹
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994018513
Publication number (International publication number)：1995231045
Application date： Feb. 15, 1994
Publication date： Aug. 29, 1995
Summary：

【要約】【目的】 スパッタ法によりPZTやPLZT等のように、蒸気圧及びスパッタレートの高いPbのような構成元素を持つ誘電体絶縁膜を形成する場合に生じる、膜中の組成分布を均一にすることができる半導体記憶装置の電荷蓄積部の誘電体薄膜の製造方法を提供する。【構成】 PZTやPLZT等のPbを構成元素とする薄膜を反応性スパッタ法により形成する半導体記憶装置の電荷蓄積部の誘電体薄膜の製造方法において、薄膜形成装置の本体1と基板装填部2間に絶縁材11を設け、基板装填部2を薄膜形成装置の本体1から絶縁状態にし、基板装填部2に蓄積電極が形成される半導体ウエハ5を薄膜形成装置の本体1から絶縁状態にセットし、前記蓄積電極上への絶縁膜形成表面の電位を薄膜形成時に一定にする。

Claim (excerpt)：

PZTやPLZT等のPbを構成元素とする薄膜を反応性スパッタ法により形成する半導体記憶装置の電荷蓄積部の誘電体薄膜の製造方法において、(a)基板装填部を薄膜形成装置の本体から絶縁状態にし、(b)前記基板装填部に蓄積電極が形成される半導体ウエハを前記本体から絶縁状態にセットし、(c)前記蓄積電極上への絶縁膜形成表面の電位を薄膜形成時に一定にすることを特徴とする半導体記憶装置の電荷蓄積部の誘電体薄膜の製造方法。

IPC (9)：

H01L 21/8242 ,  H01L 27/108 ,  C23C 14/34 ,  H01L 21/203 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/10 325 J ,  H01L 27/04 C ,  H01L 29/78 371