Pat
J-GLOBAL ID：200903052370404548
処理の中断が可能な排他制御方式
Inventor：
Applicant, Patent owner：
Agent (1)：
磯村 雅俊
Gazette classification：公開公報
Application number (International application number)：1993055278
Publication number (International publication number)：1994266610
Application date： Mar. 16, 1993
Publication date： Sep. 22, 1994
Summary：
【要約】【目的】 処理ユニットでの実効的な性能を向上させるとともに、処理ユニットで実行させる処理の記述(プログラム)の生産性を向上させる排他制御方式を提供すること。【構成】 キャッシュメモリの各エントリは、アドレス情報部211、ブロックデータ部212、各処理ユニットのタスク識別バスの信号線と同一のビット数からなり、アクセスを行ったタスクに対応するビットに値「1」を設定するタスク識別情報部213、処理ユニットで実行が終了(確定指示を出力)していないタスクがアクセスしたことを示す中間状態情報部214、バリッド部215、モディファイ部216、アドレスを比較する比較器217、タスク識別情報を比較する比較器218、比較器217から一致信号が出力し、かつバリッド部の内容が「1(有効)」である場合に信号線21Bに「オン」信号を出力するアンドゲート219から構成される。
Claim (excerpt)：
1台以上の処理ユニット、メインメモリおよびシステムバスからなり、上記処理ユニットおよび上記メインメモリは上記システムバスで相互に接続されて構成される情報処理装置において、上記メインメモリのアドレス空間は複数のブロックに分割され、上記処理ユニットはプロセッサおよびキャッシュメモリからなり、上記キャッシュメモリはそれぞれがブロックデータ部およびブロック状態情報部からなる複数のエントリからなり、上記プロセッサは、ブロックにアクセスする際に、プロセッサで実行中の処理(タスク)を識別する情報であるタスク識別情報を出力する手段を有し、上記キャッシュメモリはプロセッサからのブロックへのアクセスに対して、当該ブロックをブロックデータ部に格納するエントリのブロック状態情報部に中間状態であることを示す情報、プロセッサからのアクセスに応じた状態およびタスク識別情報を設定する手段を有し、プロセッサからの指示によってエントリのブロック状態情報部に格納されている中間状態を解除する手段を有し、プロセッサがブロックへアクセスを行ったとき、当該アドレスで指定されるブロックが格納されているエントリのブロック状態情報部に中間状態であることを示す情報が設定されており、さらに、当該エントリのブロック状態情報部に設定されている状態およびタスク識別情報とプロセッサが出力したアクセス種別およびタスク識別情報とが予め定められた組み合わせの場合、アクセスを行ったプロセッサに対して中間状態のブロックに対してアクセスを行った旨を通知することを特徴とする処理の中断が可能な排他制御方式。
IPC (4)：
G06F 12/00 571
, G06F 9/46 360
, G06F 12/08 310
, G06F 15/16 350
