Pat
J-GLOBAL ID：200903052554353938
セル遅延パラメータのキャラクタライズ方法及びタイミングシミュレーション方法
Inventor：
Applicant, Patent owner：
Agent (1)：
前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996132087
Publication number (International publication number)：1997319776
Application date： May. 27, 1996
Publication date： Dec. 12, 1997
Summary：
【要約】【課題】 集積回路のタイミングシミュレーションを効率良く且つ精度良く行うことができるようにセルの遅延パラメータをキャラクタライズする方法を提供する。【解決手段】入力信号の変化開始時から出力信号の変化開始時までの第1の遅延時間と入力信号の変化開始時から出力信号の変化終了時までの第2の遅延時間とをそれぞれ、遅延モデル式13によって表現しておく。回路シミュレーションS11において第1及び第2の遅延時間を算出し、係数フィッティングS12において前記第1及び第2の遅延モデル式の各係数を求め、各セルの遅延パラメータとする。セルの内部遅延時間及び出力信号波形は第1及び第2の遅延時間の簡単な一次式によって表すことができるので、集積回路のタイミングシミュレーションにおいて、セルの内部遅延時間及び出力信号波形は遅延パラメータと第1及び第2の遅延モデル式とによって精度良く且つ簡単に求めることができる。
Claim (excerpt)：
集積回路を構成する各セルの遅延パラメータをキャラクタライズするセル遅延パラメータのキャラクタライズ方法であって、セルの入力信号の変化開始時から前記セルの出力信号の変化開始時までの時間である第1の遅延時間を前記セルの入力信号波形及び負荷容量の関数として表現する第1の遅延モデル式と、セルの入力信号の変化開始時から前記セルの出力信号の変化終了時までの時間である第2の遅延時間を前記セルの入力信号波形及び負荷容量の関数として表現する第2の遅延モデル式とを予め定義しておき、前記集積回路を構成する各セルに対し、当該セルの入力信号波形及び負荷容量を条件として与えて回路シミュレーションを実行し、前記第1の遅延時間及び第2の遅延時間を算出する回路シミュレーション手順と、前記回路シミュレーション手順によって算出された前記第1及び第2の遅延時間を基にして前記第1及び第2の遅延モデル式の各係数を係数フィッティングにより求める係数フィッティング手順とを備え、前記係数フィッティング手順によって求められた各係数を各セルの遅延パラメータとすることを特徴とするセル遅延パラメータのキャラクタライズ方法。
IPC (2)：
FI (3)：
G06F 15/60 668 Z
, H01L 21/82 C
, H01L 21/82 T
