Pat

J-GLOBAL ID：200903052579696660

半導体加工方法

Inventor： チャールズ・エイチ・デニソン ,  ガイ・ティー・ブラロック
Applicant, Patent owner： ミクロン・テクノロジー・インコーポレーテッド
Agent (1)： 湯浅 恭三 (外6名)
Gazette classification：公開公報
Application number (International application number)：1993152385
Publication number (International publication number)：1994069358
Application date： Jun. 23, 1993
Publication date： Mar. 11, 1994
Summary：

【要約】【目的】 ミクロン未満のジオメトリーで活性領域との電気的接点を形成するための半導体加工方法を提供すること。【構成】 ウェファー10上の特定の位置において隣接導電性ランナー20,22,24,26の絶縁性側面が特定の距離の間隔を置くようにランナーの側面に絶縁性スペーサー34を設け;ランナー間に活性領域16,18を設け;活性領域とランナーとの上に第1酸化物層44を設け;第1酸化物層上に平面化層48を設け;平坦化層を酸化物層に対して選択的にエッチングしてスペーサー間の距離よりも大きい開口幅を平坦化層上面において有する第1接点開口54,56を画定し;第1接点開口内の活性領域を露出させ;該露出活性領域上にプラグ58,60を形成し;平坦化層とプラグとの上に第2絶縁層66を設け;該絶縁層をエッチングして第2接点開口68,70を形成してプラグを露出させ;その上に導電性層76を設ける。

Claim (excerpt)：

半導体ウェファー上の活性領域との電気的接点を形成する半導体加工方法において、次の工程:(a)半導体ウェファー上に、個々の導電性ランナーが側面を有する1対の導電性ランナーを形成する工程と;(b)ウェファー上の特定の位置において隣接導電性ランナーの絶縁性側面が特定の距離の間隔を置くように、導電性ランナーの側面に絶縁性層を設ける工程と;(c)特定位置における導電性ランナー間に活性領域を設ける工程と;(d)活性領域と導電性ランナーとの上に、隣接導電性ランナーの絶縁性側面の間の特定距離の1/2未満である特定厚さに、第1酸化物層を設ける工程と;(e)第1酸化物層上に,第1酸化物に対して選択的にエッチング可能であり、上面を有する絶縁材料の第1平面化層を設ける工程と;(f)第1平面化絶縁層を貫通して活性領域に達する第1接点開口を画定するために、第1平面化絶縁層をパターン化する工程と;(g)パターン化された第1絶縁層を第1酸化物層に対して選択的にエッチングして、第1平面化絶縁層上面に、隣接導電性ランナーの絶縁性側面の間の特定距離よりも大きい開口幅を有する、第1絶縁層を貫通する第1接点開口を画定する工程と;(h)第1接点開口内の第1酸化物層をエッチングして、活性領域を露出させる工程と;(i)第1接点開口内の露出活性領域上に導電性材料のプラグを形成する工程と;(j)第1絶縁層と導電性プラグとの上に第2絶縁層を設ける工程と;(k)第2絶縁層をパターン化し、エッチングして、導電性プラグまでの第2接点開口を形成して、導電性プラグを露出させる工程と;(l)第2絶縁層上と第2接点開口中とに導電性層を設けて、この導電性層を導電性プラグと電気的に接触させる工程とを含む方法。

IPC (2)：

H01L 21/90 ,  H01L 21/28

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭64-072543
  
• 特開昭62-032630