Pat

J-GLOBAL ID：200903052588998016

多重ゲートMOSFET

Inventor： リチャード・ケイ・ウィリアムズ
Applicant, Patent owner： シリコニックス・インコーポレイテッド
Agent (1)： 大島 陽一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996287598
Publication number (International publication number)：1997223799
Application date： Oct. 09, 1996
Publication date： Aug. 26, 1997
Summary：

【要約】【課題】 軽負荷時にはゲートドライブ損失を低く抑え、通常負荷などにおいては伝導損失を低く抑えることのできるMOSFETを提供すること。【解決手段】 ソースと、ドレインと、ボディと、第1及び第2ゲートと、ゲートコントローラとを含み、前記第1ゲートのゲート幅は前記第2ゲートのゲート幅と異なっており、前記第1ゲートは前記ゲートコントローラの出力ターミナルに接続されており、前記第2ゲートは前記ゲートコントローラの前記出力ターミナルにスイッチを介して接続されており、前記スイッチが開いているとき、前記第1ゲートと前記第2ゲートが電気的に分離される多重ゲートMOSFETを提供する。

Claim (excerpt)：

ソースと、ドレインと、ボディと、第1及び第2ゲートと、ゲートコントローラとを含む多重ゲートMOSFETであって、前記第1ゲートのゲート幅は前記第2ゲートのゲート幅と異なっており、前記第1ゲートは前記ゲートコントローラの出力ターミナルに接続されており、前記第2ゲートは前記ゲートコントローラの前記出力ターミナルにスイッチを介して接続されており、前記スイッチが開いているとき、前記第1ゲートと前記第2ゲートが電気的に分離されることを特徴とする多重ゲートMOSFET。

FI (2)：

H01L 29/78 652 K ,  H01L 29/78 301 W