Pat
J-GLOBAL ID:200903052638251103

逆スタッガ型薄膜トランジスタおよびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 山本 秀策
Gazette classification:公開公報
Application number (International application number):1992226235
Publication number (International publication number):1994077485
Application date: Aug. 25, 1992
Publication date: Mar. 18, 1994
Summary:
【要約】【目的】 オフ電流を低減できるTFTを簡略な工程で得る。【構成】 真性アモルファスシリコン膜からなるチャネル領域5とソース電極9aおよびドレイン電極9bの下に形成される高濃度不純物領域7aおよび7bとの間に中濃度不純物領域6が形成されている。中濃度不純物領域6では高濃度不純物領域7a,7bに比べて抵抗が高いため、TFTのオフ電流を少なくすることができる。また、チャネル領域5、中濃度不純物領域6、高濃度不純物領域7aおよび7bは、アモルファスシリコンからなる半導体層に不純物をイオンドーピングすることにより形成されている。よって、TFT製造工程を簡略なものとすることができる。
Claim (excerpt):
ゲート絶縁膜の一方側に設けられたゲート電極と、該ゲート絶縁膜の他方側に5つの領域に区分されて形成され、両側の最外部が高濃度不純物領域、該高濃度不純物領域の内側が中濃度不純物領域、各々の中濃度不純物領域で挟まれた領域がチャネル領域である半導体層と、該高濃度不純物領域の各々の部分を覆って、分断された状態で設けられたソース電極およびドレイン電極と、該チャネル領域上に設けられたエッチングストッパと、を有する逆スタッガ型薄膜トランジスタ。
IPC (3):
H01L 29/784 ,  G02F 1/136 500 ,  H01L 21/336
FI (2):
H01L 29/78 311 S ,  H01L 29/78 311 P

Return to Previous Page