Pat

J-GLOBAL ID：200903052676374880

張り合わせ半導体ウェ-ハおよびその製造方法

Inventor： 冨澤 憲治
Applicant, Patent owner： 三菱マテリアルシリコン株式会社 ,  三菱マテリアル株式会社
Agent (1)： 安倍 逸郎
Gazette classification：公開公報
Application number (International application number)：1995344523
Publication number (International publication number)：1997312244
Application date： Dec. 04, 1995
Publication date： Dec. 02, 1997
Summary：

【要約】【課題】 活性層でのデバイス形成面積を増大させた張り合わせシリコンウェーハを提供する。CCR等の工程を不要とした製法を提供する。【解決手段】 2枚のシリコンウェーハ11、12を準備する。ウェーハ11鏡面には二酸化シリコン膜11Aを被着してある。ウェーハ11、12の外周縁部のV字ノッチ16を基準に酸化膜と鏡面とを室温で重ね合わせ、熱処理を施す。張り合わせウェーハ13は、活性層側ウェーハ部14を研磨し、外周縁部を3mm幅で面取りする。支持基盤側ウェーハ部15にノッチ面取りを施す。活性層側部14を研削し、研削面を鏡面研磨する。この結果、大径の支持基盤部15にのみノッチ16を形成した張り合わせウェーハ13を得ることができる。活性層部14表面の研削、研磨が施される。

Claim (excerpt)：

2枚の半導体ウェーハを張り合わせて形成され、小径の活性層用ウェーハ部と、活性層用ウェーハ部より大径の支持基盤用のウェーハ部とを有する張り合わせ半導体ウェーハにおいて、上記支持基盤用のウェーハ部の外周縁の一部にノッチを形成した張り合わせ半導体ウェーハ。

IPC (3)：

H01L 21/02 ,  H01L 21/304 301 ,  H01L 27/12

FI (3)：

H01L 21/02 B ,  H01L 21/304 301 B ,  H01L 27/12 B

Patent cited by the Patent：

Cited by examiner (1)

• 半導体ウェーハ
  Gazette classification：公開公報   Application number：特願平4-343055   Applicant：関西日本電気株式会社