Pat

J-GLOBAL ID：200903052724268930

EPROMセル読み取り回路

Inventor： マルコ ダッラボラ ,  コッラド ヴィッラ
Applicant, Patent owner： エスジーエス-トムソン マイクロエレクトロニクス エッセ エッレ エーレ
Agent (1)： 本多 小平 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991346044
Publication number (International publication number)：1994131887
Application date： Dec. 27, 1991
Publication date： May. 13, 1994
Summary：

【要約】 (修正有)【目的】特に高密度装置の場合に、読み取りステップを高速にさせる不平衡負荷タイプのEPROMセル読み取り回路を提供する。【構成】基準セルビットラインとマトリックスセルビットラインは各々の負荷を通じて供給電圧に接続され、そして更に第一クロック信号により使用可能状態にされる通常オフの等価トランジスターで接続されている。ビットラインは更にその抵抗が導通状態で重要である通常オフの抵抗等価トランジスターで接続される;その等価トランジスターは第一クロック信号よりも長く持続する第一クロック信号により使用可能状態にされる。

Claim (excerpt)：

基準セルビットラインとマトリックスセルビットラインが各々の負荷を通じて供給電圧に接続されて、更に第一クロック信号により使用可能状態にされる通常オフの等価トランジスターで接続されている不平衡負荷タイプのEPROMセル読み取り回路において、前記ビットラインは更にその抵抗が導通状態で有意義である通常オフの抵抗等価トランジスターで接続されており、前記等価トランジスターは前記第一クロック信号よりも長く持続する第二クロック信号により使用可能状態にされることを特徴とするEPROMセル読み取り回路。