Pat
J-GLOBAL ID：200903052776502443
半導体装置およびその製造方法
Inventor：
,
Applicant, Patent owner：
,
Agent (1)：
梶原 辰也
Gazette classification：公開公報
Application number (International application number)：1998150756
Publication number (International publication number)：1999330350
Application date： May. 15, 1998
Publication date： Nov. 30, 1999
Summary：
【要約】【課題】 複数個のチップを備えた半導体装置のパッケージを縮小する。【解決手段】 半導体素子を含む集積回路が第1主面に作り込まれた半導体チップが複数個、互いに隣接されて接着されることにより四辺形の合成チップが形成される合成チップ形成工程Aと、前記半導体チップ群のうち所定の半導体チップ同士が前記第1主面側に配されて両半導体チップ間に架橋された接続配線によって電気的に接続されるチップ間接続工程Bとを備えている。【効果】 合成チップは小さいため、パッケージは小さくなる。半導体チップ毎にプログラム機能、ロジック機能、アナログ機能、メモリ機能等を作り込むことで歩留りの低下を防止しつつ、総合的なシステムを構築できる。各半導体チップ自体は機能や内部構造を変更しなくて済むため、新製品についての開発期間や諸費用を低減できる。
Claim (excerpt)：
半導体素子を含む集積回路が第1主面に作り込まれた半導体チップが複数個、互いに隣接されて接着されることにより四辺形の合成チップが形成されており、前記半導体チップ群のうち所定の半導体チップ同士は前記第1主面側に配されて両半導体チップ間に架橋された接続配線によって電気的に接続されていることを特徴とする半導体装置。
IPC (2)：
FI (2)：
H01L 23/52 D
, H01L 21/02
