Pat
J-GLOBAL ID：200903052790268186
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
菅野 中
Gazette classification：公開公報
Application number (International application number)：1991304220
Publication number (International publication number)：1993114698
Application date： Oct. 23, 1991
Publication date： May. 07, 1993
Summary：
【要約】【目的】 酸化膜の緻密化を行ないつつ、界面でのSiO2成長を抑止する。【構成】 DRAMに用いられる容量素子部の形成工程が、ポリシリコン下部電極3を形成し、その上へタンタル酸化膜4を形成後、酸素を含むガス系のプラズマ処理を施し、さらにN2等の不活性ガス雰囲気中で熱処理を施し、続いて上部電極5を形成する工程から構成されている。
Claim (excerpt)：
ダイナミック ランダム アクセス メモリ等の超LSIに用いられる容量素子部の形成工程が、ポリシリコン下部電極を形成し、その上へタンタル酸化膜(Ta2O5)を形成後、酸素を含むガス系のプラズマ処理を施し、さらにN2等の不活性ガス雰囲気中で熱処理を施し、続いて上部電極を形成する工程を含むことを特徴とする半導体装置の製造方法。
IPC (2)：
Patent cited by the Patent：
Cited by examiner (6)
Show all
Return to Previous Page
