Pat
J-GLOBAL ID：200903052812000271
撮像装置、映像処理装置及び撮像処理システム
Inventor：
Applicant, Patent owner：
Agent (1)：
大塚 康徳 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997355909
Publication number (International publication number)：1999187298
Application date： Dec. 24, 1997
Publication date： Jul. 09, 1999
Summary：
【要約】【課題】 サンプリングタイミングの位相ズレの原因となるPLL回路を不要とし、安価な構成で、画素数の異なるCCD等の撮像手段を用いた場合でも、CLK信号と撮像信号の位相差を補償する。【解決手段】 カメラヘッド部1内のMPU20はその起動時等において自身のCCD13の撮像素子数に基づく基準クロックの位相タイミングを示す制御信号を加算器16に複合させ、撮像信号に複合した状態で拡張ボード部3に通知する。拡張ボード部3内のMPU48は、これを受け、カメラヘッド部1から別途転送されてきたクロック信号に対して、位相制御回路11において適切な位相制御を行なわせる。信号処理回路DSP9はこの位相差制御を受けたクロックを受信し、所定の処理を施し、ホストPC等に出力する。
Claim (excerpt)：
撮像信号を入力し処理するため、情報処理装置に装着される映像処理装置に対し、前記撮像信号を供給する撮像装置であって、被写体を撮像し、撮像信号を出力する撮像手段と、基準クロック信号及び前記撮像手段で撮像される撮像に関する同期信号を発生する信号発生手段と、該信号発生手段で発生した同期信号を、前記撮像手段による撮像信号に複合化する複合化手段と、該複合化手段で複合化された信号を出力するための第1の端子と、前記信号発生手段から基準クロックを出力するための第2の端子とを備えることを特徴とする撮像装置。
IPC (2)：
FI (2)：
H04N 5/228 Z
, H04N 5/00 B
