Pat

J-GLOBAL ID：200903052863881698

半導体記憶装置

Inventor： 有留 誠一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1995169872
Publication number (International publication number)：1996125148
Application date： Jul. 05, 1995
Publication date： May. 17, 1996
Summary：

【要約】【課題】 合わせずれによるメモリセル特性のバラツキをなくし、高集積化、高信頼化をはかり得る半導体記憶装置を提供すること。【解決手段】 半導体基板上に複数のメモリセルが配列形成され、各メモリセル間の少なくとも一部の半導体基板に素子分離用溝が形成され、この素子分離用溝の一部が素子分離用絶縁膜で埋め込まれ、かつ素子分離用溝の残部が導電性膜で埋め込まれた半導体記憶装置において、前記導電性膜で埋め込まれた前記素子分離用溝の側面の少なくとも一部をメモリセルトランジスタのチャネル部の一部とすること。

Claim (excerpt)：

半導体基板上に複数のメモリセルが配列形成され、各メモリセル間の少なくとも一部の半導体基板に素子分離用溝が形成され、この素子分離用溝の一部が素子分離用絶縁膜で埋め込まれ、かつ素子分離用溝の残部が導電性膜で埋め込まれた半導体記憶装置において、前記導電性膜で埋め込まれた前記素子分離用溝の側面の少なくとも一部をトランジスタのチャネル部の一部とし、そのしきい値を選択された前記トランジスタのゲート電極に印加する読出し電圧よりも高く設定することを特徴とする半導体記憶装置。

IPC (4)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2)：

H01L 27/10 434 ,  H01L 29/78 371