Pat

J-GLOBAL ID：200903052890064472

薄膜トランジスタ及びその製造方法

Inventor： 金子 若彦
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992107203
Publication number (International publication number)：1994077483
Application date： Apr. 27, 1992
Publication date： Mar. 18, 1994
Summary：

【要約】【目的】チャネル堀込型薄膜トランジスタの特性向上とスループット改善を両立する。【構成】前述のチャネル堀込型薄膜トランジスタにおける半導体層(アイランド層)を2層構造とし、動作特性に対する寄与の大きい下層(ゲートSiNx 膜に接する層)のa-Si膜は膜質の良い成膜条件で成膜し、膜質の影響は小さいがスループットへの影響が大きい上層の厚いa-Si膜は堆積速度の速い成膜条件で成膜する。【効果】薄膜トランジスタのオン特性が改善され、しかも成膜時間が短くなるのでスループットが向上する。

Claim (excerpt)：

絶縁基板上にゲート電極、ゲート絶縁膜、島状に加工したアモルファスシリコン半導体層、オーミックコンタクト層、ソース及びドレイン電極を順次積層、パターニングしチャネル部分のオーミックコンタクト層をエッチング除去した後パシベーション膜を積層、パターニングして形成される逆スタガー型チャネル堀込み構造薄膜トランジスタにおいて、前記アモルファスシリコン半導体層を複数の異なる膜質のアモルファスシリコン膜の積層構造とした事を特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/784 ,  G02F 1/136 500

Patent cited by the Patent：

Cited by examiner (4)

• 特開平3-278469
  
• 特開平2-025074
  
• 特開昭63-031168
  
• 特開昭63-006529