Pat

J-GLOBAL ID：200903052906469060

半導体材料薄層の製造方法

Inventor： ベルナール アスパル ,  ミシェル ブリュエル ,  ティエリー プメイロル
Applicant, Patent owner： コミツサリア タ レネルジー アトミーク
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997126005
Publication number (International publication number)：1998050628
Application date： May. 15, 1997
Publication date： Feb. 20, 1998
Summary：

【要約】【課題】 半導体材料のウェーハから同材料の薄層を製造する方法で薄層をウェーハから分離する段階の過程で薄層表面にこれを劣化するふくれを生じさせないようにする。【解決手段】 本発明の半導体材料薄層製造方法は、-平らな表面を有する半導体材料のウェーハの中に微小キャビティの層を形成するために表面を通してその表面にふくれを生じさせることの無いドーズ量のイオンを注入する段階、-微小キャビティを隔着させるための熱処理段階、-必要であれば薄層内に少なくとも1つの電子部品を形成する段階、-薄層をウェーハから分離する段階を備える。

Claim (excerpt)：

平らな表面を有する半導体材料のウェーハから同材料の薄層を製造する方法であって、この方法はイオン注入段階を備え、このイオン注入段階は、希ガスまたは水素のイオンから選ばれるイオンによって所定の温度と所定のドーズ量で前記平らな表面を衝撃することより成り、これによって、イオン浸透の平均的な深さに近い深さの所に位置する指標面と称される平面内に微小キャビティを形成し、更にこの方法は後の熱処理の段階を備え、この熱処理の段階は、前記ウェーハを前記指標面において2つの部分に分離させるに充分な温度で行われ、そこでその前記平らな表面の側の部分が前記薄層を構成する如き、半導体材料薄層製造方法において、-前記イオン注入段階が最少のイオンドーズ量と最大のイオンドーズ量との間のあるイオンドーズ量を以って行われ、しかして該最少ドーズ量とは、前記ウェーハを前記指標面に沿って脆弱化する微小キャビティを充分に形成できる最少限のドーズ量であり、また該最大ドーズ量、または臨界ドーズ量とは、これ以上であれば、前記熱処理段階のときにウェーハの分離が生じるようなドーズ量であり、-前記熱処理段階の後またはその間に、前記ウェーハを前記指標面において2つの部分に分離させる段階が備えられ、この分離段階は、ウェーハのそれら2つの部分の間に機械的な力を加えることを含む、半導体材料薄層製造方法。

Patent cited by the Patent：

Cited by examiner (1)

• 基板上に半導体薄膜を有する構造の製造方法
  Gazette classification：公開公報   Application number：特願平7-233119   Applicant：コミツサリアタレネルジーアトミーク