Pat

J-GLOBAL ID：200903052936609460

液晶表示装置の製造方法

Inventor： 島田 康憲
Applicant, Patent owner： シヤープ株式会社
Agent (1)： 山本 秀策
Gazette classification：公開公報
Application number (International application number)：1991193046
Publication number (International publication number)：1993034725
Application date： Aug. 01, 1991
Publication date： Feb. 12, 1993
Summary：

【要約】【目的】 ゲート電極配線及びソース電極配線の信号入力端子の外側に、スイッチング素子を駆動するドライバーICへの入力端子が設けられた構成のアクティブマトリクス基板に対して、ノイズの発生を防止した状態でショートリングを形成、除去できるようにする。【構成】 アクティブマトリクス基板20上に炭素薄膜からなるショートリング11を形成し、このショートリング11でゲート電極配線2及びソース電極配線7の総てを短絡させ、液晶を封入して組立てた後にショートリング11を、ドライエッチング法やアッシング法等により除去する。このため、製造された液晶表示装置を実際に使用しても、ショートリング11との間で形成される容量が存在せず、よって容量で電気的に接続されないためノイズの発生がない。また、当然のことながら、ラビング処理の際にショートリング11でゲート電極配線2及びソース電極配線7の総てが短絡されているので、液晶パネルの組立て工程中におけるゲート絶縁膜の静電破壊やスイッチング素子の破壊を防止できる。

Claim (excerpt)：

液晶を挟持する2枚の基板の一方が、複数のゲート電極配線、複数のソース電極配線、液晶を駆動するためのスイッチング素子及び画素電極をマトリクス状に配設したアクティブマトリクス基板であり、この基板に対して他方の基板を対向配設し、両基板間に液晶を封入して組み立てることにより液晶表示装置を製造する方法において、該アクティブマトリクス基板上に炭素薄膜からなるショートリングを形成し、このショートリングで該ゲート電極配線及び該ソース電極配線の総てを短絡させる工程と、液晶を封入して組立てた後に該ショートリングを除去する工程とを含む液晶表示装置の製造方法。

IPC (3)：

G02F 1/136 500 ,  G02F 1/13 101 ,  G02F 1/133 550