Pat

J-GLOBAL ID：200903052948543562

薄膜トランジスタの製造方法

Inventor： 松田 邦宏
Applicant, Patent owner： カシオ計算機株式会社
Gazette classification：公開公報
Application number (International application number)：1991252845
Publication number (International publication number)：1993067786
Application date： Sep. 05, 1991
Publication date： Mar. 19, 1993
Summary：

【要約】【目的】i型半導体層のチャンネル領域の上にブロッキング絶縁膜を形成しておかなくても、製造過程でi型半導体層がダメージを受けるのを防ぐことができるようにし、上記ブロッキング絶縁膜を不要として製造コストを低減する。【構成】基板11上にゲート電極12を形成した後、この基板11上に、ゲート絶縁膜13とi型半導体層14とn型半導体層15と金属膜16とを順次成膜し、前記金属膜16をパターニングしてソース電極16Sおよびドレイン電極16Dを形成した後、n型半導体層14のソース,ドレイン電極16S,16D間の部分をその全厚にわたって陽極酸化して、このn型半導体層14をチャンネル領域において電気的に分離する。

Claim (excerpt)：

絶縁性基板上にゲート電極を形成した後、この基板上に、ゲート絶縁膜とi型半導体層とn型半導体層と金属膜とを順次成膜し、前記金属膜をパターニングしてソース電極およびドレイン電極を形成した後、前記n型半導体層のソース,ドレイン電極間の部分をその全厚にわたって陽極酸化することを特徴とする薄膜トランジスタの製造方法。

IPC (3)：

H01L 29/784 ,  H01L 21/316 ,  H01L 27/12

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭62-128566
  
• 特開昭64-049272