Pat

J-GLOBAL ID：200903053188469959

半導体集積回路

Inventor： 小川 勝久 ,  大見 忠弘 ,  柴田 直
Applicant, Patent owner： 大見 忠弘 ,  キヤノン株式会社
Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：1997176865
Publication number (International publication number)：1999027148
Application date： Jul. 02, 1997
Publication date： Jan. 29, 1999
Summary：

【要約】【課題】 DAコンバーターを用いていたので回路規模が増加、消費電力の増大を招いていた。【解決手段】 利得を1倍又は2倍に切換え可能な信号増幅手段2,10と、入力される信号と基準電圧とを減算処理して出力するか又は減算処理しないで出力する演算処理手段7,9と、一方の切換端子が信号入力端子と接続され且つ他方の切換端子がサンプルホールド手段5,6の出力側と接続され、共通端子が演算処理手段の入力側に接続される切換手段8と、信号増幅手段の出力と基準電圧と比較して2値化するコンパレーター3と、信号増幅手段の出力側とサンプルホールド手段の入力側とを接続するスイッチ手段11と、を有し、演算処理手段はコンパレーターの出力に基づいて、入力される信号と基準電圧とを減算処理して出力するか、減算処理しないで出力するか、の切換えを行う。

Claim (excerpt)：

利得を1倍又は2倍に切換え可能な信号増幅手段と、該信号増幅手段の入力側に接続される、入力される信号と基準電圧とを減算処理して出力するか又は入力される信号を減算処理しないで出力する演算処理手段と、一方の切換端子が信号入力端子と接続され且つ他方の切換端子がサンプルホールド手段の出力側と接続され、共通端子が前記演算処理手段の入力側に接続される切換手段と、前記信号増幅手段の出力側に接続され、前記信号増幅手段の出力と基準電圧と比較して2値化するコンパレーターと、前記信号増幅手段の出力側と前記サンプルホールド手段の入力側とを接続するスイッチ手段と、を有し、前記演算処理手段は、前記コンパレーターの出力に基づいて、入力される信号と基準電圧とを減算処理して出力するか、入力される信号を減算処理しないで出力するか、の切換えを行ってなる半導体集積回路。