Pat
J-GLOBAL ID:200903053191322225
半導体装置の作製方法
Inventor:
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1999234963
Publication number (International publication number):2000150905
Application date: Aug. 23, 1999
Publication date: May. 30, 2000
Summary:
【要約】 (修正有)【課題】 SOI基板を用いて信頼性の高い半導体装置を提供する。【解決手段】 SIMOX、ELTRAN、Smart-Cutに代表される技術を用いてSOI基板を作製するにあたって、主表面(結晶面)が{110}面である単結晶半導体基板101を用いる。その様なSOI基板は下地となる埋め込み絶縁層107と単結晶シリコン層106との密着性が高く、信頼性の高い半導体装置を実現することが可能となる。
Claim (excerpt):
主表面が{110}面である単結晶半導体基板中に水素含有層を形成する工程と、前記単結晶半導体基板と支持基板とを貼り合わせる工程と、第1熱処理により前記単結晶半導体基板を前記水素含有層に沿って分断する工程と、900〜1200°Cの温度で第2熱処理を行う工程と、前記支持基板の上の主表面が{110}面である単結晶半導体層を研削する工程と、前記単結晶半導体層を活性層とする複数のTFTを形成する工程と、を含むことを特徴とする半導体装置の作製方法。
IPC (3):
H01L 29/786
, H01L 21/336
, H01L 27/12
FI (3):
H01L 29/78 627 D
, H01L 27/12 B
, H01L 29/78 620
Patent cited by the Patent:
Cited by examiner (6)
-
張り合わせSOI基板、その作製方法及びそれに形成されたMOSトランジスター
Gazette classification:公開公報
Application number:特願平8-275903
Applicant:ソニー株式会社
-
特開平2-260442
-
半導体基板の作製方法
Gazette classification:公開公報
Application number:特願平4-016513
Applicant:キヤノン株式会社
-
半導体基体とその製造方法
Gazette classification:公開公報
Application number:特願平8-264386
Applicant:キヤノン株式会社
-
特開平4-242958
-
絶縁ゲート型トランジスタ及びその製造方法
Gazette classification:公開公報
Application number:特願平7-312344
Applicant:キヤノン株式会社
Show all
Return to Previous Page