Pat

J-GLOBAL ID：200903053229117167

半導体装置

Inventor： 大井 健次
Applicant, Patent owner： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
Agent (1)： 恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1993223580
Publication number (International publication number)：1995079151
Application date： Sep. 08, 1993
Publication date： Mar. 20, 1995
Summary：

【要約】【目的】高電圧電源のオフ時にも低圧電源がオンしており、高電圧電源で動作する第1のバッファから低電圧電源で動作する第2のバッファへ信号を送るようにした半導体装置において、半導体装置の出力レベルを不定にせずに保証する。【構成】入力端子61に印加された信号は、各バッファ62,63を介して内部回路53内へ送られる。入力側のバッファ62には高電圧電源(5V)から電源が供給され、出力側のバッファ63には低電圧電源(3V)から電源が供給されている。バッファ63の出力には、トランスミッションゲート11およびラッチ回路12が設けられている。トランスミッションゲート11は高電圧電源のオフ時に閉じる。

Claim (excerpt)：

第1の電源のオフ時にも第2の電源がオンしており、第1の電源で動作する第1のバッファ(62)から第2の電源で動作する第2のバッファ(63)へ信号を送るようにした半導体装置において、第2のバッファ(63)の出力側に、第1の電源のオフ時に遮断されるスイッチ(11)とラッチ回路(12)とを設けたことを特徴とする半導体装置。

IPC (4)：

H03K 19/0175 ,  H03K 17/687 ,  H03K 17/73 ,  H03K 19/003

FI (3)：

H03K 19/00 101 K ,  H03K 17/687 A ,  H03K 17/73 A