Pat

J-GLOBAL ID：200903053231760999

半導体装置およびその製造方法

Inventor： 本並 薫
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997117793
Publication number (International publication number)：1998308497
Application date： May. 08, 1997
Publication date： Nov. 17, 1998
Summary：

【要約】【課題】 同一チップ上にメモリデバイスとロジックデバイスが混載された半導体装置を提供することを目的とする。【解決手段】 半導体基板1の第1の素子領域C,Dと第2の素子領域A,Bが、分離領域51によって互いに離されて形成されている。分離領域51の上にフローティングの導電膜50が設けられている。

Claim (excerpt)：

半導体基板と、前記半導体基板の上に互いに離されて形成された第1の素子領域と第2の素子領域と、前記半導体基板の上に設けられ、前記第1の素子領域と前記第2の素子領域を分離する分離領域と、前記第1の素子領域に設けられた、第1のゲート電極および第1のゲート絶縁膜を有する第1のMOS構造と、前記第2の素子領域に設けられた、第2のゲート電極および第2のゲート絶縁膜を有する第2のMOS構造と、前記分離領域上に設けられた導電膜と、を備えた半導体装置。

IPC (4)：

H01L 27/10 461 ,  H01L 21/82 ,  H01L 21/8234 ,  H01L 27/088

FI (3)：

H01L 27/10 461 ,  H01L 21/82 B ,  H01L 27/08 102 C