Pat

J-GLOBAL ID：200903053285500917

半導体立体量子構造の作製方法

Inventor： 西 研一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1997246746
Publication number (International publication number)：1999087687
Application date： Sep. 11, 1997
Publication date： Mar. 30, 1999
Summary：

【要約】【課題】 発光線幅を広げる要因となる半導体立体量子構造の積層方向のサイズの不均一性を非常低減した、高密度の半導体立体量子構造の作製方法を提供する。【解決手段】 次のような工程で半導体立体量子構造を作製する:1.まず、半導体基板上に量子井戸構造を成長させる。2.その表面上に量子ドットを自己形成的に形成させる。3.その形成された量子ドットをマスクとして、基板温度を上昇させることにより、マスクでカバーされている領域の量子井戸構造を残しながらマスクでカバーされていない領域は熱脱離を起こさせて量子井戸構造を消失させる。

Claim (excerpt)：

ある主面方位上の第一の半導体層上に、第一の半導体より禁制帯幅の小さい第二の半導体を含む多層構造を形成する工程と、その表面に、第一の半導体とは格子定数の異なる第三の半導体層の積層により自己形成的に立体量子構造を形成させる工程と、これらの工程の後、第一及び第二の半導体よりなる多層構造が熱脱離を生じ、かつ第三の半導体の熱脱離がほとんど生じない温度まで基板温度を上昇させ、立体量子構造でカバーされている領域の多層構造を残存させ、かつカバーされていない領域の第二の半導体を含む多層構造を消失させる工程を含み、第二の半導体よりなる、立体量子構造で規定される面内サイズと成長膜厚で規定される積層方向サイズを有する半導体立体量子構造を実現することを特徴とする半導体立体量子構造の作製方法。

IPC (4)：

H01L 29/06 ,  H01L 21/20 ,  H01S 3/18 ,  H01L 29/88

FI (4)：

H01L 29/06 ,  H01L 21/20 ,  H01S 3/18 ,  H01L 29/88 S