Pat

J-GLOBAL ID：200903053321248332

半導体試験装置

Inventor： 小 林 憲 史
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997109689
Publication number (International publication number)：1998300828
Application date： Apr. 25, 1997
Publication date： Nov. 13, 1998
Summary：

【要約】【課題】 半導体試験装置の主要ユニットであるタイミング制御回路の分離構成を可能とし、飛躍的にシステムアーキテクチャーの自由度を向上する。【解決手段】 大規模ランダムロジック部(1-1)は、エッジアクティブ信号(1-3)とサイクル信号(1-4)とスキップ信号(1-5)の三種類の信号を出力する。エッジアクティブ信号(1-3)は、試験処理に必要な入力試験情報からタイミングエッジ信号(1-6)を発生させるためのイネーブルデータとなる信号である。サイクル信号(1-4)は、タイミングエッジ信号(1-6)を発生するサイクル(レート)を識別する信号である。また、スキップ信号(1-5)は、タイミングエッジ信号(1-6)の発生される複数の遅延時間情報を任意に飛び越して使用するための信号である。小規模高精度部(1-2)では、大規模ランダムロジック部(1-1)から受信した信号を処理して、最終的なタイミングエッジ信号(1-6)を生成する。

Claim (excerpt)：

基準クロック及び前記基準クロックに同期したサイクルを示すシステムクロックが入力され、試験処理に必要な入力試験情報からタイミングエッジ信号を発生させるためのイネーブルデータとなるエッジアクティブ信号、前記タイミングエッジ信号を発生するサイクルを識別するサイクル信号、及び前記タイミングエッジ信号が発生される複数の遅延時間情報を任意に飛び越して使用するためのスキップ信号を出力する大規模ランダムロジック部と、前記大規模ランダムロジック部から伝送された前記エッジアクティブ信号、前記サイクル信号及び前記スキップ信号を処理して、前記タイミングエッジ信号を生成する小規模高精度部とを備えた半導体試験装置。

IPC (2)：

G01R 31/3183 ,  G01R 31/28

FI (2)：

G01R 31/28 Q ,  G01R 31/28 H