Pat
J-GLOBAL ID：200903053349310998
半導体装置の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1991323923
Publication number (International publication number)：1993136085
Application date： Nov. 11, 1991
Publication date： Jun. 01, 1993
Summary：
【要約】【目的】 プラグ形成時に複雑な工程を用いることなく、しかも微細なコンタクトホール内に導電性材料を良好に埋め込むことができる半導体装置の製造方法を得る。【構成】 半導体素子が形成された基板1上に層間絶縁膜4を設け、該層間絶縁膜4の所定領域にコンタクトホール4aを形成する。該コンタクトホール4a内面をTiSi2 バリアメタル層6bで覆う。次にコンタクトホール内をCVD法にてTiNで埋め込み、エッチバックしてTiNプラグ5eを形成する。その後上記層間絶縁膜4上にAl配線8aを形成する。
Claim (excerpt)：
半導体素子が形成された基板上に層間絶縁膜を設け、該層間絶縁膜の所定領域にコンタクトホールを形成し、該コンタクトホール内に充填材料を埋め込んでプラグを形成し、その後上記層間絶縁膜上に配線層を形成する半導体装置の製造方法において、該コンタクトホール底面に金属化合物からなるコンタクト抵抗低減層を設ける工程と、上記コンタクト抵抗低減層が形成されたコンタクトホール内に、上記層間絶縁膜と反応性の小さい導電性の充填材料を用い、これを化学的気相成長法にて充填してプラグを形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (4)：
H01L 21/28 301
, H01L 21/28
, H01L 21/3205
, H01L 21/90
