Pat
J-GLOBAL ID：200903053352116930

半導体層の成長方法および半導体発光素子の製造方法

Inventor：
中島 博

About 中島 博

, 
橋本 茂樹

About 橋本 茂樹

, 
朝妻 庸紀

About 朝妻 庸紀


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：2000182037
Publication number (International publication number)：2002008980
Application date： Jun. 16, 2000
Publication date： Jan. 11, 2002
Summary：
【要約】【課題】ペンデオ成長法において、発生するボイドの大きさを抑制し、半導体層の結晶のc軸の傾きを抑制し、半導体層中の欠陥を低減できる半導体層の成長方法とこれを用いた半導体発光素子の製造方法を提供する。【解決手段】基板11上に凸にIII-V族化合物であるGaNなどの第1半導体層12bを形成し、次に、基板の主面に対して垂直な方向への成長速度Gaよりも、基板の主面内方向への成長速度Gbが速い条件下で、第1半導体層12b表面にIII-V族化合物であるGaNなどの第2半導体層12を、気相成長を行う反応室の圧力を400Torr以上に制御するなど、反応室の圧力を制御することにより、第2半導体層12の側面Sが(11-22)面となるようにするなど、第2半導体層12の側面Sと底面のなす角が鋭角となるように気相成長させる。
Claim (excerpt)：
基板上に凸にIII-V族化合物である第1半導体層を形成する工程と、上記基板の主面に対して垂直な方向への成長速度よりも、上記基板の主面内方向への成長速度が速い条件下で、上記第1半導体層表面にIII-V族化合物である第2半導体層を気相成長させる工程とを有し、上記第2半導体層を気相成長させる工程が、当該第2半導体層の側面と底面のなす角が鋭角となるように成長させる工程を含む半導体層の成長方法。
IPC (4)：
H01L 21/205 ,  C30B 29/40 502 ,  H01L 33/00 ,  H01S 5/323
FI (4)：
H01L 21/205 ,  C30B 29/40 502 H ,  H01L 33/00 C ,  H01S 5/323
F-Term (43)：
4G077AA03 ,  4G077AB10 ,  4G077BE15 ,  4G077DB08 ,  4G077EF03 ,  4G077HA02 ,  5F041AA40 ,  5F041CA05 ,  5F041CA34 ,  5F041CA40 ,  5F041CA46 ,  5F041CA53 ,  5F041CA57 ,  5F041CA65 ,  5F041CA67 ,  5F041CA74 ,  5F041FF16 ,  5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AE25 ,  5F045AF04 ,  5F045AF05 ,  5F045AF09 ,  5F045AF14 ,  5F045BB12 ,  5F045CA10 ,  5F045CA12 ,  5F045DA54 ,  5F045DA55 ,  5F045DA62 ,  5F045DA63 ,  5F045DA64 ,  5F045HA03 ,  5F073AA45 ,  5F073AA55 ,  5F073AA74 ,  5F073CA07 ,  5F073CB05 ,  5F073CB07 ,  5F073CB22 ,  5F073DA05 ,  5F073EA29
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM