Pat

J-GLOBAL ID：200903053503683670

液晶パネルの製造方法

Inventor： 井上 直樹 ,  中岡 春雪 ,  東 秀樹 ,  ▲柳▼澤 徹 ,  森川 茂 ,  高木 剛 ,  小林 孝
Applicant, Patent owner： 大阪瓦斯株式会社
Agent (1)： 北村 修
Gazette classification：公開公報
Application number (International application number)：1994324833
Publication number (International publication number)：1996179374
Application date： Dec. 27, 1994
Publication date： Jul. 12, 1996
Summary：

【要約】【目的】 ゲート部と補助容量部とを共に備えた上記構成の液晶パネルを製造する場合に、その開口率を向上することができるとともに、絶縁体層を構成する材料としてPZT等の強誘電体を使用する場合においても、TFTのチャネルを構成する材料(多結晶シリコン)と絶縁体層との界面状態を良好に保ことができる液晶パネルの製造方法を得る。【構成】 ゲート側シリコン半導体層21a及び補助容量側シリコン半導体層21bを得た後、両シリコン半導体層21a、21bの表面にゲート側絶縁体層22a及び補助容量側絶縁体層22bを高誘電率材料で形成する前に、ゲート側シリコン半導体層21aの表面に酸化シリコン層23を形成する。

Claim (excerpt)：

ゲート側絶縁体層(22a)を挟んで、一方の側面にゲート側シリコン半導体層(21a)を、他方の側面に金属よりなるゲート電極(27)を有するゲート部(201)を備え、前記ゲート側シリコン半導体層(21a)と電気的に接続された補助容量側シリコン半導体層(21b)と、前記ゲート側絶縁体層(22a)と同時に成形され、且つ前記補助容量側シリコン半導体層(21b)に対する補助容量側絶縁体層(22b)とを有する補助容量部(202)を備えた液晶パネルの製造方法であって、前記ゲート側シリコン半導体層(21a)及び前記補助容量側シリコン半導体層(21b)を得た後、前記両シリコン半導体層(21a)(21b)の表面に前記ゲート側絶縁体層(22a)及び前記補助容量側絶縁体層(22b)を高誘電率材料で形成する前に、前記ゲート側シリコン半導体層(21a)の表面に酸化シリコン層(23)を形成する液晶パネルの製造方法。

IPC (4)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/786 ,  H01L 21/336

FI (2)：

H01L 29/78 617 V ,  H01L 29/78 617 U