Pat
J-GLOBAL ID：200903053516365350
半導体装置およびその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1991345833
Publication number (International publication number)：1993183019
Application date： Dec. 27, 1991
Publication date： Jul. 23, 1993
Summary：
【要約】【目的】高精度かつ多数のスルーホールの形成が容易で、ウェハ内の熱歪みの発生を防ぎ、接続信頼性に優れかつ高密度な三次元積層が可能な半導体装置およびその製造方法を提供する。【構成】上面に回路素子2及び配線導体3が形成された半導体基板1の主面に直交する貫通孔5に導電性ピン6を挿入し、配線導体3と導電性ピン6の一端を電気的に接続する。貫通孔5に挿入された導電性ピン6は、接着剤8あるいは低融点金属により固定されている。【効果】全てのスルーホールの寸法および電気伝導度を均一かつ高精度に形成することが容易となる。また、導電性ピン6と配線導体3との接続は、貫通孔5に低融点金属を充填することで達成でき、ウェハの処理温度を従来に比べ著しく低減し、ウェハ内の熱歪みの発生を防ぐことができる。
Claim (excerpt)：
一方の主面に配線導体が形成された半導体基板と、該半導体基板の主面に直交して前記半導体基板に形成された貫通孔と、前記半導体基板の他方の主面に前記貫通孔に対応して設けられた導電性ピンを有し、前記配線導体と前記導電性ピンを前記貫通孔を通じて電気的に接続したことを特徴とする半導体装置。
Patent cited by the Patent：
Return to Previous Page
