Pat

J-GLOBAL ID：200903053738946326

半導体装置及びその製造方法及びリードフレーム及びその製造方法

Inventor： 米田 義之 ,  辻 和人 ,  織茂 政一 ,  埜本 隆司 ,  迫田 英治 ,  小野寺 正徳
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1995322803
Publication number (International publication number)：1997162348
Application date： Dec. 12, 1995
Publication date： Jun. 20, 1997
Summary：

【要約】【課題】本発明はリードレス表面実装型でかつ樹脂封止型の半導体装置及びその製造方法、及びこの半導体装置を製造するために用いるリードフレーム及びその製造方法に関し、実装面積が小さく、コストが低く、かつ小型化を図ることを課題とする。【解決手段】半導体素子11と、この半導体素子11を封止する樹脂パッケージ12と、この樹脂パッケージ12の実装側面16に突出形成された樹脂突起178と、この樹脂突起17に配設された金属膜13と、前記半導体素子11上の電極パッド14と金属膜13とを電気的に接続するワイヤ18とを具備した構成とする。

Claim (excerpt)：

半導体素子と、該半導体素子を封止する樹脂パッケージと、該樹脂パッケージの実装側面に突出形成された樹脂突起と、該樹脂突起に配設された金属膜と、前記半導体素子上の電極パッドと前記金属膜とを電気的に接続する接続手段とを具備することを特徴とする半導体装置。

IPC (6)：

H01L 23/50 ,  C23C 14/14 ,  H01L 21/56 ,  H01L 21/60 301 ,  H01L 21/60 311 ,  H01L 21/321

FI (7)：

H01L 23/50 M ,  C23C 14/14 G ,  H01L 21/56 R ,  H01L 21/60 301 A ,  H01L 21/60 311 Q ,  H01L 21/92 602 J ,  H01L 21/92 621 A

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-240260
  
• 特開平3-094459
  
• 特開平1-137654