Pat

J-GLOBAL ID：200903053792242989

MOS型トランジスタ半導体装置およびその製造方法

Inventor： 橋本 正幸
Applicant, Patent owner： 株式会社エヌ・エム・ビーセミコンダクター
Agent (1)： 萼 経夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991296306
Publication number (International publication number)：1993110005
Application date： Oct. 16, 1991
Publication date： Apr. 30, 1993
Summary：

【要約】 (修正有)【目的】 シリコン基板面に占める拡散層の面積を少なくして半導体の高密度化を図るとともに、配線抵抗を抑えること。【構成】 スペーサ絶縁膜を有するゲート電極部,不純物拡散領域および素子分離領域を形成したMOS型トランジスタ半導体装置で、不純物拡散領域と同一の不純物がドープされたポリシリコン層を導電物質として不純物拡散領域と接続配線との間に設け、このポリシリコン層18がゲート電極部および素子分離領域の不純物拡散領域近傍の上面にかけて不純物拡散領域の基板面への開口部21,22よりも拡径して被覆されており、ポリシリコン層18の上層の絶縁膜に穿設された接続孔に接続配線を形成したことを特徴とする。

Claim (excerpt)：

スペーサ絶縁膜を有するゲート電極部,不純物拡散領域および素子分離領域を形成したMOS型トランジスタ半導体装置において、前記不純物拡散領域と同一の不純物がドープされたポリシリコン層を導電物質として前記不純物拡散領域と接続配線との間に設け、このポリシリコン層が前記ゲート電極部および素子分離領域の前記不純物拡散領域近傍の上面にかけて前記不純物拡散領域の基板面への開口部よりも拡径して被覆されており、前記ポリシリコン層の上層の絶縁膜に穿設された接続孔に前記接続配線を形成したことを特徴とする半導体装置。

IPC (2)：

H01L 27/092 ,  H01L 21/316

FI (2)：

H01L 27/08 321 E ,  H01L 21/94 A

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-140762
  
• 特開平3-093269
  
• 特開昭49-056585