Pat
J-GLOBAL ID：200903053795796268
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
中島 洋治 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992041039
Publication number (International publication number)：1993243572
Application date： Feb. 27, 1992
Publication date： Sep. 21, 1993
Summary：
【要約】【目的】 薄膜SOI構造MOS型電界効果トランジスタに関し,ソース-ドレイン間耐圧を向上させる。【構成】 絶縁膜12上に形成された島状SOI層13中に,一導電型のチャネル領域,並びに反対導電型のソース領域およびドレイン領域が形成されている。ゲート電極18は,チャネル領域の表面および両側面,並びに裏面の両側面から所定の距離だけ回り込み,かつ接触しない位置まで形成されている。チャネル領域の裏面におけるゲート電極18の間隔は0.1〜0.5μmの範囲にある。また,ゲート電極18を,チャネル領域の表面および両側面,並びに裏面の両側面から所定の距離だけ回り込み,かつ部分的に接触する形状に形成してもよい。この場合,チャネル領域の裏面における,接触していない部分のゲート電極18の間隔を0.1〜0.5μmの範囲にとる。
Claim (excerpt)：
絶縁膜上に形成された島状の半導体層中に,一導電型のチャネル領域,並びに反対導電型のソース領域およびドレイン領域が形成された,薄膜SOI構造MOS型電界効果トランジスタであって,ゲート電極が,前記チャネル領域の表面および両側面,並びに裏面の両側面から所定の距離だけ回り込み,かつ接触しない位置まで形成されていることを特徴とする半導体装置。
IPC (2)：
Patent cited by the Patent：
Return to Previous Page
