Pat
J-GLOBAL ID：200903053948030669
パワーMOSトランジスタ
Inventor：
,
Applicant, Patent owner：
Agent (1)：
藤村 元彦
Gazette classification：公開公報
Application number (International application number)：1995011317
Publication number (International publication number)：1996204183
Application date： Jan. 27, 1995
Publication date： Aug. 09, 1996
Summary：
【要約】【目的】 入力信号の各ゲートまでの伝搬遅延時間を均一にしかつ短縮する。【構成】 第1導電体層82 ,84 ,86 及び10により互いに共通接続されたソースと、第2導電体層81 ,83 ,85 及び9により互いに共通接続されたドレインと、連続した半導体層からなるゲート6とを有する複数のトランジスタブロックを有するMOSトランジスタ。ゲート端子Ginに接続されかつゲートに積層された第3導電体層11を有する。【効果】 ゲートに積層された導電体層により各ゲートへの入力信号の伝搬遅延を小さくし、入力信号の各ゲートまでの遅延時間を均一にすることができる。その導電体層をゲート主面の中央部近傍にまで延ばすことにより、半導体チップの中心部に配されるトランジスタブロックへのゲート入力信号の遅延時間を大幅に短縮できる。
Claim (excerpt)：
第1導電体層により互いに共通接続されたソースと、第2導電体層により互いに共通接続されたドレインと、連続した半導体層からなるゲートとを有する複数のトランジスタブロックを有するMOSトランジスタであって、ゲート端子に接続されかつ前記ゲートに積層された第3導電体層を有することを特徴とするMOSトランジスタ。
IPC (2)：
H01L 29/78
, H01L 27/08 331
