Pat
J-GLOBAL ID:200903053985560686

ダイヤモンド電界効果トランジスタ及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 藤巻 正憲
Gazette classification:公開公報
Application number (International application number):1992213078
Publication number (International publication number):1994077473
Application date: Aug. 10, 1992
Publication date: Mar. 18, 1994
Summary:
【要約】 (修正有)【目的】 室温特性が改善され、ソースとドレイン電極の抵抗が低減され、高価な単結晶ダイヤモンド基板を要しない絶縁ゲート型FETとその製造方法を提供する。【構成】 絶縁ゲート型FETは所望のドープ濃度分布をもつ活性ダイヤモンド層25を有するが、このドープ濃度分布は室温か室温よりやや高い温度でのボロンイオン注入により得られる。イオン注入後焼鈍してダイヤモンド層の表面部に形成されたグラファイト層は、化学エッチングにより除去され、ダイヤモンド層の露出表面に比較的高いボロンドープ濃度を生じる。この高ドープ表面にソースとドレイン電極31,32の形成により、低抵抗のオーミック接触が容易に形成できる。このボロンドープ濃度はダイヤモンド層内で深さが増すにつれ減少し、活性チャネルはFETの作動のために十分なドーピング状態になる。絶縁ゲート電極36は高ドープ表面に形成され、ゲートリーク電流は低下しダイヤ層表面は活性化される。
Claim (excerpt):
基板と、この基板上のボロンドープダイヤモンド層と、このダイヤモンド層上にその表面に沿って相互に離隔するように配置されたドレイン電極及びソース電極と、前記ダイヤモンド層上の前記ドレイン電極とソース電極との間に設けられた絶縁ゲート電極とを有するダイヤモンド電界効果トランジスタにおいて、前記ボロンドープダイヤモンド層は、その表面から厚さ方向に向けてドープされたボロンの濃度分布を有し、このボロンのドープ濃度は、前記ダイヤモンド層の表面側が高く、このダイヤモンド層内に深くなるにつれて減少するものであり、前記ドレイン電極及びソース電極は、前記ダイヤモンド層の高濃度ドープ表面と低抵抗オーミックコンタクトを形成し、前記絶縁ゲート電極は、前記ダイヤモンド層の高濃度ドープ表面上のゲート絶縁層と、このゲート絶縁層上のゲート電極とを有することを特徴とするダイヤモンド電界効果トランジスタ。
IPC (3):
H01L 29/784 ,  H01L 21/28 ,  H01L 21/28 301

Return to Previous Page