Pat

J-GLOBAL ID：200903054032369420

半導体装置及びその製造方法

Inventor： 中村 ▲吉▼孝 ,  小林 伸好 ,  中西 成彦 ,  久本 大 ,  木村 紳一郎 ,  宮内 昭浩
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1995154282
Publication number (International publication number)：1997008292
Application date： Jun. 21, 1995
Publication date： Jan. 10, 1997
Summary：

【要約】【目的】MOS型トランジスタの動作速度を向上させる。【構成】MOS型トランジスタのゲート側壁スペーサ下の拡散層領域上に、金属膜あるいはシリコン膜1を有する構造とし、上記拡散層の寄生抵抗を低減する。例えばゲート電極を形成した後に、選択エッチング可能な第一及び第二の絶縁膜を順に形成し、第二の絶縁膜をゲート側壁スペーサの形状に加工し、第一の絶縁膜をエッチングしてゲート側壁スペーサ下に空洞を形成し、その空洞内を含む拡散層8の領域上に金属膜あるいはシリコン膜を形成する。

Claim (excerpt)：

MOS型トランジスタのゲート側壁スペーサ下の少なくとも一部を含む拡散層領域上に、金属膜あるいはシリコン膜を有する構造を特徴とする半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (2)：

H01L 29/78 301 L ,  H01L 29/78 301 S