Pat

J-GLOBAL ID：200903054098810062

表示パネル

Inventor： 山口 郁博
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1995053698
Publication number (International publication number)：1996220561
Application date： Feb. 20, 1995
Publication date： Aug. 30, 1996
Summary：

【要約】【目的】 アクティブマトリックス型液晶表示装置において、走査ラインと画素電極との間の寄生容量を低減する。【構成】 補助容量ライン6は、画素電極5の上辺部に対応する位置に設けられた共通直線部6aと、この共通直線部6aから画素電極5の左辺部及び右辺部に沿って引き出された引出部6b、6cと、右側の引出部6cの先端部から画素電極5の下辺部に沿って引き出された引出部6dとからなっている。そして、共通直線部6a及び引出部6b、6c、6dの各所定の部分は画素電極5の各辺部と重ね合わされ、この重ね合わされた部分によって補助容量部が形成されている。この場合、走査ライン2と引出部6dとの水平方向の間隔t1は走査ライン2と画素電極5との水平方向の間隔t2よりも小さくなっている。これにより、走査ライン2と画素電極5との間の寄生容量を低減することができる。

Claim (excerpt)：

マトリックス状に設けられた走査ライン及び信号ラインと、前記走査ラインと前記信号ラインの各交点近傍に設けられた画素電極及び該画素電極に接続されたスイッチング素子と、前記画素電極を挾んで前記走査ラインとは反対側において前記信号ラインと交差し且つ前記画素電極の一辺部と絶縁膜を介して重ね合わされて設けられた補助容量ラインとを備えた表示パネルにおいて、前記補助容量ラインから前記画素電極の対向辺部に引き出された引出部を設け、前記走査ライン近傍における前記画素電極と前記補助容量ラインとの容量結合を前記画素電極と前記走査ラインとの容量結合よりも大きくしたことを特徴とする表示パネル。

IPC (3)：

G02F 1/136 500 ,  G02F 1/133 550 ,  G09F 9/30 338

FI (3)：

G02F 1/136 500 ,  G02F 1/133 550 ,  G09F 9/30 338 Z