Pat

J-GLOBAL ID：200903054114973210

半導体装置及び半導体装置の製造方法

Inventor： 木村 正一
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991275569
Publication number (International publication number)：1993114709
Application date： Oct. 23, 1991
Publication date： May. 07, 1993
Summary：

【要約】【目的】微細化可能な、1TIMEPROM用セルを提供する。【構成】第1導電型の不純物を注入した第1シリコン膜を形成し、第2絶縁膜を形成し、第1コンタクトホールを形成し、第2シリコン膜を形成し、第3絶縁膜を形成し、第2コンタクトホールを形成し、第4シリコン膜を形成し、配線層が形成されている構造において、第1コンタクトホール上に、第2コンタクトホールはなく、かつ第1コンタクトホール部の第2シリコン膜には第1導電型の、第2コンタクトホール部には、第2導電型の不純物が含まれており、それらによりPN接合ダイオードが形成されている。また第2コンタクトホールから第2導電型の不純物を注入している。【効果】順方向電流も大きく,ON電流とOFF電流との差は大きく、安定して情報の有・無を感知できる。また合わせ余裕が不必要なので微細化できる。

Claim (excerpt)：

基板上に第1絶縁膜が形成されており、前記第1絶縁膜上には、第1導電型の不純物を注入した第1シリコン膜が形成されており、前記第1シリコン膜上には、第2絶縁膜が形成されており、前記第2絶縁膜上には第1コンタクトホールが形成されており、前記第2絶縁膜及び前記第1コンタクトホール上には第2シリコン膜が形成されており、前記第2シリコン膜上には、第3絶縁膜が形成されており、前記第3絶縁膜には第2コンタクトホールが形成されており、前記第2コンタクトホール上には、第4シリコン膜が形成されており、前記第4シリコン膜上には、配線層が形成されている構造において、前記第1コンタクトホール上に、前記第2コンタクトホールはなく、かつ前記第1コンタクトホール部の前記第2シリコン膜には、前記第1導電型の不純物が含まれ、前記第2コンタクトホール部の前記第2シリコン膜には、第2導電型の不純物が含まれており、それらの、不純物により前記第2シリコン膜中には、PN接合ダイオードが形成されていることを特徴とする半導体装置。

IPC (3)：

H01L 27/10 431 ,  H01L 29/788 ,  H01L 29/792