CMOS型スタティックメモリ

Inventor：
Applicant, Patent owner：
Agent (1)：岩佐義幸
Gazette classification：公開公報
Application number (International application number)：1993319494
Publication number (International publication number)：1995176633
Application date： Dec. 20, 1993
Publication date： Jul. 14, 1995
Summary：

【要約】【目的】点対称に配置されるCMOS型スタティックメモリに関し、セルの安定動作を可能にするとともに、配線抵抗を低下させることでセルの安定性を確保する。【構成】スイッチングトランジスタのゲート電極であり互いに略平行に配置された2本のワード線11,12とその間にあってワード線に垂直で且つ互いに略平行に配置された2本のセル内配線13,14とこれら上部に絶縁膜を介して配置された接地配線40,41及び電源配線42とを有し、セル内配線はそれぞれ一方の駆動用トランジスタと負荷用トランジスタのゲート電極であって且つ他方の駆動用トランジスタと負荷用トランジスタそれぞれのドレイン領域に接続され、接地配線は駆動用トランジスタそれぞれのソース領域に、電源配線は負荷用トランジスタそれぞれのソース領域に接続されている。

Claim (excerpt)：

メモリセル内の第1,第2の駆動用トランジスタと第1,第2の負荷用トランジスタ及び第1,第2のスイッチングトランジスタとがそれぞれ点対称に配置されたCMOS型スタティックメモリにおいて、前記第1,第2のスイッチングトランジスタのゲート電極であり互いに略平行に配置された第1,第2のワード線と、前記2本のワード線の間にありワード線に垂直で且つ互いに略平行に配置された第1,第2のセル内配線と、前記ワード線及び第1,第2のセル内配線上部に絶縁膜を介して配置された接地配線及び電源配線と、を有することを特徴とするCMOS型スタティックメモリ。

IPC (4)：

H01L 21/8244 , H01L 27/11 , H01L 27/04 , H01L 21/822

FI (2)：

H01L 27/10 381 , H01L 27/04 D

Patent cited by the Patent：

Cited by examiner (1)

半導体記憶装置
Gazette classification：公開公報 Application number：特願平4-141229 Applicant：日本電気株式会社

Return to Previous Page