Pat
J-GLOBAL ID：200903054132193140
省電力電源回路
Inventor：
Applicant, Patent owner：
Agent (1)：
熊谷 雄太郎
Gazette classification：公開公報
Application number (International application number)：1995115616
Publication number (International publication number)：1996314587
Application date： May. 15, 1995
Publication date： Nov. 29, 1996
Summary：
【要約】【目的】 現在、電池を使用した機器ではCPUに数種類の電源モードを持たせ、CPUを使用しない時には省電力モードにし、電力を押さえている。また、これとは別に周辺チップに関しては省電力モードにする際に、CPUの電源モードに直接関係させず、周辺用のレジスタを持たせモードを変更させている。本来、周辺の動作の状態はCPUの動作を主体として、これに密接にかかわってくるために、周辺の電源モードはCPUのモードに合せたほうがよい。本発明は、CPUの電源モードと周辺の電源モードを合せることでより効率的に省電力を実現する。【構成】 第1の手段としては、CPUに電源モードのステータスを出力する機構を持たせ、このステータスをもとに初期設定で決められた周辺回路および周辺機器の電源コントロールを行う。第2の手段としては、CPUに外部信号により電源モードを移行する機構を持たせて、周辺回路および周辺機器からの要求信号に応じて、CPUの電源モードをコントロールする。
Claim (excerpt)：
CPUと周辺装置とを有し、前記CPUは内部電源の状態を設定できるレジスタと、該レジスタに設定された設定値により内部電源の状態を変化させる機構とを持ち、その変化した状態を外部に知らせることができる出力機構を備え、前記周辺装置の周辺回路、及び周辺機器は前記CPUの外部に出力されたステータス信号により、該周辺装置の電源状態、及びクロック状態を変化させる制御手段を有する、ことを特徴とした省電力電源回路。
IPC (2)：
FI (2)：
G06F 1/00 332 B
, G06F 1/00 334 H
