Pat

J-GLOBAL ID：200903054162823874

半導体装置の製造方法

Inventor： 町田 克之 ,  村瀬 克実 ,  下山 展弘 ,  土屋 敏章
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1992027516
Publication number (International publication number)：1993198690
Application date： Jan. 20, 1992
Publication date： Aug. 06, 1993
Summary：

【要約】【目的】 層間絶縁膜からの水分をブロッキングし、半導体素子のホットキャリア劣化を与えることのない半導体装置の製造方法を提供する。【構成】 ゲート電極2としてポリシリコンを0.3μm,ゲート酸化膜3としてドライ酸化法により0.01〜0.02μm,配線金属6としてAlSiCuを0.5μmの厚さにそれぞれ形成する。また、第1の層間絶縁膜7および第3の層間絶縁膜9としてECRプラズマCVD法によるSiO2 膜を用い、それぞれ0.3μmおよび0.2μmの厚さに形成し、また、第2の層間絶縁膜8としてオゾンによるTEOSの分解反応を利用する常圧CVD法で形成されるオゾンTEOS-SiO2 膜を用いた。ここでECRプラズマCVD法とは、200°C以下の低温で高品質の絶縁膜を形成する方法である。

Claim (excerpt)：

半導体装置の層間絶縁膜を形成する半導体装置の製造方法において、前記層間絶縁膜は、電子サイクロトロン共鳴法を用いたECRプラズマCVD法により第1の絶縁膜を形成し、引き続き前記第1の絶縁膜上に化学気相反応法もしくはゾル塗布法により第2の絶縁膜を形成することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/90 ,  H01L 21/316

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭62-277750
  
• 特開昭63-037693
  
• 特開平3-152929