Pat

J-GLOBAL ID：200903054177987857

半導体装置用貼り合わせ基板およびその製造方法

Inventor： 小此木 堅祐 ,  菊池 浩昌
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992287217
Publication number (International publication number)：1994140293
Application date： Oct. 26, 1992
Publication date： May. 20, 1994
Summary：

【要約】【目的】基板表面から裏面へ電流経路を有する素子と、基板表面側のみに電流経路を有する素子とをモノリシックに集積する複合素子基板において、容易に接合面を鏡面にして貼り合わせることができ、かつ、反りおよび結晶欠陥の少ない半導体装置用貼り合わせ基板およびその製造方法を提供する。【構成】第1の単結晶シリコン基体41上にシリコンエピタキシャル層42を成長し、第2の単結晶シリコン基体31に埋込み層32を形成し、両者を貼り合わせ接合して、PN接合による分離領域36を形成する。

Claim (excerpt)：

第1および第2の主面を有する第1導電型の第1の単結晶シリコン基板と、第1および第2の主面を有し該第2の主面が前記第1の単結晶シリコン基板の第1の主面と接合した第1導電型の第2の単結晶シリコン基板と、前記第2の単結晶シリコン基板の接合面となる第2の主面に選択的に形成された第2導電型の埋込み層と、前記第2の単結晶シリコン基板の第1の主面から前記埋込み層に達して形成され、該第2の単結晶シリコン基板を前記埋込み層上の第1導電型の部分とそれ以外の第1導電型の部分とにPN接合分離する第2導電型の分離領域とを有したことを特徴とする半導体装置用貼り合わせ基板。