Pat

J-GLOBAL ID：200903054194805029

薄膜トランジスタおよび薄膜トランジスタの製造方法

Inventor： 河西 弘人
Applicant, Patent owner： ソニー株式会社
Agent (1)： 山口 邦夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001319853
Publication number (International publication number)：2003124471
Application date： Oct. 17, 2001
Publication date： Apr. 25, 2003
Summary：

【要約】【課題】電子移動度の高いトランジスタを実現する。【解決手段】絶縁基板上に結晶化率が90%以上となる半導体層32を成膜した後、半導体層の表面を破線図示の位置までエッチング処理して、結晶化率が90%以上であって、含有酸素濃度が3×1018以下のトランジスタ領域形成用半導体層を得る。反応炉内の熱処理温度を調整して基板上に形成される半導体層の結晶の粒径を大きくして結晶化率を90%以上とする。半導体層の含有酸素量が、現在の測定限界値である3×1018以下まで低減するため、大気中に触れる前に半導体層の表面を保護膜で覆うか、あるいは大気と接触したときには半導体層の表層(界面)の一部を切除する。酸素含有量の低減と相俟って半導体層の結晶化並びに大粒径化によって電子移動度を大幅に改善でき、電子移動度が高まれば高精細化用液晶表示用駆動回路の高速スイッチング素子などに適用できる。

Claim (excerpt)：

CVD装置を用いて、絶縁基板上に結晶化率が90%以上となる半導体層を成膜した後、成膜したこの半導体層の表面をエッチング処理して、結晶化率が90%以上であって、その含有酸素濃度が3×1018以下のトランジスタ領域形成用半導体層を得ることを特徴とする薄膜トランジスタの製造方法。

IPC (4)：

H01L 29/786 ,  C23C 16/56 ,  H01L 21/205 ,  H01L 21/336

FI (5)：

C23C 16/56 ,  H01L 21/205 ,  H01L 29/78 618 F ,  H01L 29/78 618 A ,  H01L 29/78 627 B

F-Term (51)：

4K030BA44 ,  4K030BB01 ,  4K030CA05 ,  4K030CA06 ,  4K030CA12 ,  4K030DA08 ,  4K030FA17 ,  4K030JA06 ,  4K030JA10 ,  5F045AA03 ,  5F045AB03 ,  5F045AB32 ,  5F045AB33 ,  5F045AC01 ,  5F045AC12 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AF07 ,  5F045AF17 ,  5F045BB14 ,  5F045CA15 ,  5F045DP03 ,  5F045EK06 ,  5F110AA01 ,  5F110BB02 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110EE03 ,  5F110EE43 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF27 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG24 ,  5F110GG25 ,  5F110GG33 ,  5F110GG34 ,  5F110GG44 ,  5F110GG58 ,  5F110HL03 ,  5F110HL22 ,  5F110QQ08 ,  5F110QQ09 ,  5F110QQ14