Pat
J-GLOBAL ID:200903054196452395

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1999224490
Publication number (International publication number):2001053184
Application date: Aug. 06, 1999
Publication date: Feb. 23, 2001
Summary:
【要約】【課題】メタルポストと配線パターンの接続強度が高く、外部との電気的接続の信頼性が高く、さらに絶縁層からガスが発生しても配線パターンの断線の生じない、信頼性の高いチップサイズパッケージタイプの半導体装置及びその製造方法を提供する。【解決手段】電極を露出して半導体素子上に形成されたパッシベーション膜上にパッシベーション膜と略同一形状の第1の絶縁層が形成され、第1の絶縁層上に半導体素子の電極と接続する配線パターンが形成され、配線パターン上に外部接続用のメタルポストが形成され、メタルポスト先端を除いたメタルポストの側面を被覆するよう、配線パターンに密着する第2の絶縁層が形成され、かつ、メタルポスト先端を露出するよう封止樹脂した後メタルポスト先端に外部接続端子を配設していることを特徴とする半導体装置。
Claim (excerpt):
半導体素子に形成された電極を露出して半導体素子上に形成されたパッシベーション膜上に前記パッシベーション膜と略同一形状の第1の絶縁層が形成され、前記第1の絶縁層上に半導体素子の電極と接続する配線パターンが形成され、前記配線パターン上に外部接続用のメタルポストが形成され、前記メタルポスト先端面を除いたメタルポストの側面を被覆するよう、配線パターンに密着する第2の絶縁層が形成され、前記メタルポスト先端面を露出するよう封止樹脂にて樹脂封止され、かつ、前記メタルポスト先端面に外部接続端子が配設されていることを特徴とする半導体装置。
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page