Pat

J-GLOBAL ID：200903054219290614

入力信号に対する出力信号の伝搬遅延を減少させる論理回路及び記憶回路を有する装置及びその装置の製造方法並びに出力信号の出力方法

Inventor： ゴッドフレイ ポール デスーザ
Applicant, Patent owner： サン マイクロシステムズ インコーポレイテッド
Agent (1)： 恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1996085045
Publication number (International publication number)：1996293783
Application date： Apr. 08, 1996
Publication date： Nov. 05, 1996
Summary：

【要約】【課題】物理的な限界に関わらず論理回路の性能及び速度を向上するとともに、それらが種々の回路機能の中でも優れていること。【解決手段】論理回路及び記憶回路10’は、1つ以上の入力論理信号13’を入力し、その信号に対応する1つ以上の同期論理信号13を出力するための伝達ゲート30と、同伝達ゲート30に接続され、1つ以上の同期論理信号13を入力及び処理し、その信号に応じた出力論理信号15’を出力するためのインバータ12と、同インバータ12に接続され、1つ以上の同期論理信号13を入力及び保持するための交差接続されたインバータ34A,34Bとを備える。

Claim (excerpt)：

入力信号に対する出力信号の伝搬遅延を減少させる論理回路及び記憶回路を有する装置であって、前記論理回路及び記憶回路は、1つ以上の入力論理信号を入力し、その信号に対応する1つ以上の同期論理信号を出力するための同期ステージと、前記同期ステージに接続され、1つ以上の同期論理信号を入力及び処理し、その信号に応じた出力論理信号を出力するための論理ステージと、前記論理ステージに接続され、前記1つ以上の同期論理信号を入力及び保持するための記憶素子とを備えた装置。

IPC (2)：

H03K 19/0175 ,  H03K 19/01

FI (3)：

H03K 19/00 101 N ,  H03K 19/01 ,  H03K 19/00 101 F