Pat

J-GLOBAL ID：200903054254173345

キャッシュ記憶装置

Inventor： 上村 ジョゼ ,  坂倉 隆史
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 金山 敏彦 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993066554
Publication number (International publication number)：1994282488
Application date： Mar. 25, 1993
Publication date： Oct. 07, 1994
Summary：

【要約】【目的】 キャッシュミスを低減することにより計算機システムの高速化を図るキャッシュ記憶装置を提供する。【構成】 キャッシュ記憶装置3は、主記憶装置上のそれぞれ異なるデータが記憶される4つのユーザ記憶領域31a、31b、31c、31dと、ユーザ記憶領域31上のプログラム間の共有データ等を記憶するシステム記憶領域33とを有する。データコントローラ39は、各ユーザ記憶領域31上のデータの置換可不可、タスク情報を含むアドレス情報を記憶するルートレジスタを有しており、キャッシュ内部アドレスデータバス37と、ユーザ領域用キャッシュ内部サブアドレスデータバス35を介して各ユーザ記憶領域31とを接続させる。内部バス37は、アドレス変換機構等を行うメモリマネージメントユニット41を介してCPUバス43、メモリバス45に接続される。

Claim (excerpt)：

処理装置の近傍に設けられ、主記憶装置上のデータの一部を格納して高速化を図るキャッシュ記憶装置において、前記主記憶装置上のそれぞれ異なるデータを記憶する1ないし複数の第一の記憶領域と、キャッシュ内部アドレスデータバスと前記第一の各記憶領域との間に配設され、前記各第一の記憶領域上のデータへのアクセス情報を記憶するレジスタと、前記キャッシュ内部アドレスデータバスに接続され、前記各第一の記憶領域上のデータ間に共有するデータを記憶する第二の記憶領域と、を有し、選択されたデータのみにアクセスされることを特徴とするキャッシュ記憶装置。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-100158
  
• 特開平4-242848
  
• 特開昭57-015274