Pat

J-GLOBAL ID：200903054275335469

フラットパネル表示装置の表示制御回路装置

Inventor： 小林 英登
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1992103313
Publication number (International publication number)：1993297817
Application date： Apr. 23, 1992
Publication date： Nov. 12, 1993
Summary：

【要約】【目的】消費電流を大幅に低減したフラットパネル表示装置の表示制御回路装置を提供する。【構成】コントロールバス131からの書込み指令信号等を入力するNAND回路171,FF?@173,FF?A175で構成した書込み指令検出回路17は、書込み指令無し時にフレーム信号8の極性が切替わる時点で、High からLowに切替わるクロックパルス列制御信号16をスイッチング回路装置18に送出する。回路装置18は、制御信号16のLow/High に応じて開閉動作を行うもので、Lowレベルの制御信号16を受取ると開路し、クロックパルス列4のドライバコントロール回路217への伝送を遮断する。これにより回路217とシフトレジスタ211は、クロックパルス列4に応じた動作を停止する。この時SEGドライバ21は、水平走査信号パルス列5に基づき、内部メモリ216に既に格納されている個別表示データを用いてLCD駆動電圧7を出力する。

Claim (excerpt)：

複数のセグメントドライバと、コモンドライバと、メモリ装置と、グラフィックコントローラと、マイクロプロセッサを有し、複数の列および複数の行にそれぞれ表示素子が配列された矩形状のフラットパネル表示装置を表示制御するための表示制御回路装置であって、前記セグメントドライバは、それぞれに内部メモリを有しており、前記表示素子で表示すべき表示データの内、それぞれのセグメントドライバがその表示制御を分担する前記表示素子で表示すべき個別表示データをこの内部メモリに格納するするとともに、この内部メモリに格納されている前記個別表示データに基づいた表示素子駆動出力を行方向に配列された前記表示素子群毎に出力するものであり、前記コモンドライバは、異なる行に配列された前記行方向に配列された表示素子群に対して、駆動の切り換えを行う駆動出力を出力するものであり、前記メモリ装置は、前記表示素子のそれぞれが表示する表示データを格納するものであり、前記グラフィックコントローラは、前記マイクロプロッセサからの読取り指令に従い、前記メモリ装置に格納されている表示データに応じた表示データ信号と、この表示データ信号を順次切り換えるタイミングを定めるクロックパルス列と、1行分の前記表示素子群に対応するパルス数の前記クロックパルス列毎に出力される水平走査線信号パルス列を前記セグメントドライバに送出し、また、前記水平走査線信号パルス列を前記コモンドライバに送出するものであり、前記マイクロプロセッサは、コントロールバスと、アドレスバスおよびデータバスに接続され、これらアドレスバスおよびデータバスにより前記表示データを伝送するとともに、前記コントロールバスをを介して、前記メモリ装置に対し前記表示データを格納させる書込み指令、および前記グラフィックコントローラに対し、前記セグメントドライバと前記コモンドライバに前記表示データ信号,前記水平走査線信号パルス列を送出させる読取り指令を与えるものである、フラットパネル表示装置の表示制御回路装置において、書込み指令検出手段と、クロックパルス列遮断手段を追加して備え、この書込み指令検出手段は、前記マイクロプロセッサからの前記書込み指令の有無に応じて、前記クロックパルス列遮断手段の動作を切り換えさせるクロックパルス列制御信号をクロックパルス列遮断手段に送出するものであり、クロックパルス列遮断手段は、前記書込み指令検出手段からのクロックパルス列制御信号出力に応じて、前記クロックパルス列の前記セグメントドライバへの伝達を許容あるいは阻止するものである、ことを特徴とするフラットパネル表示装置の表示制御回路装置。

IPC (2)：

G09G 3/20 ,  G09G 3/36